0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>可編程邏輯>

可編程邏輯

提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案,包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
淺析FPGA的重要用途

淺析FPGA的重要用途

FPGA 允許在單個(gè)芯片中實(shí)現(xiàn)大量數(shù)字邏輯,其運(yùn)行速度相對(duì)較高,并且只需很少或不需要在 CPU 內(nèi)核上運(yùn)行的傳統(tǒng)順序程序即可完成其工作。...

2024-11-05 標(biāo)簽:處理器FPGA芯片內(nèi)核cpu 233

易靈思鈦金系列加密方案-V1

易靈思鈦金系列加密方案-V1

硬件設(shè)計(jì)要求? 在之前的版本中,加密是通過VCC_AUX來供電的。在新的版本中已經(jīng)通過單獨(dú)的VQPS管腳來供電來實(shí)現(xiàn)。 對(duì)于Ti35/Ti60F225,VQPS供電管腳是G6, 對(duì)于 Ti35/Ti60F100S3F2,VQPS供電管腳是 A5,這...

2024-10-30 標(biāo)簽:FPGA加密方案FPGA加密方案易靈思 557

方案尺寸縮小94%,數(shù)分鐘完成原型設(shè)計(jì),TI全新PLD讓功能開發(fā)如此簡(jiǎn)單

電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)可編程邏輯器件(PLD,programmable logic device)是一種靈活性很高的器件,內(nèi)部集成有可編程的邏輯門、時(shí)鐘資源和互連結(jié)構(gòu),具有開發(fā)周期短、靈活性高、集成度...

2024-10-29 標(biāo)簽:tiPLDPLDti可編程邏輯器件 2233

FPGA無芯片怎么進(jìn)行HDMI信號(hào)輸入

FPGA無芯片怎么進(jìn)行HDMI信號(hào)輸入

FPGA 在無外部PHY芯片情況下輸出HDMI,目前是比較成熟的方案(外部電路需要轉(zhuǎn)換成TMDS電平)。在無PHY芯片情況下怎么進(jìn)行HDMI信號(hào)輸入呢?...

2024-10-24 標(biāo)簽:FPGAXilinxFPGAHDMIHDMI信號(hào)Xilinx 955

易靈思Efinity入門使用-v8

易靈思Efinity入門使用-v8

Step1:點(diǎn)擊設(shè)置 Step2:在Top level project path中輸入路徑 Step3:點(diǎn)擊File -> Open Project,路徑會(huì)指向step2中設(shè)置的路徑...

2024-10-23 標(biāo)簽:FPGA易靈思 586

詳解FPGA的基本結(jié)構(gòu)

詳解FPGA的基本結(jié)構(gòu)

ZYNQ PL 部分等價(jià)于 Xilinx 7 系列 FPGA,因此我們將首先介紹 FPGA 的架構(gòu)。簡(jiǎn)化的 FPGA 基本結(jié)構(gòu)由 6 部分組成,分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底...

2024-10-25 標(biāo)簽:FPGA嵌入式Xilinx可編程FPGAXilinxZynq可編程嵌入式 441

德州儀器 (TI) 全新可編程邏輯產(chǎn)品系列助力工程師在數(shù)分鐘內(nèi)完成從概念到原型設(shè)計(jì)的整個(gè)過程

德州儀器 (TI) 全新可編程邏輯產(chǎn)品系列助力工程師在數(shù)分鐘內(nèi)完成從概念到原型

全新可編程邏輯器件和無代碼設(shè)計(jì)工具可降低工程設(shè)計(jì)復(fù)雜性和成本、減少布板空間并縮短時(shí)間。 ? ? 德州儀器全新可編程邏輯產(chǎn)品系列允許工程師在單個(gè)芯片上集成多達(dá) 40 個(gè)邏輯及模擬功能...

2024-10-22 標(biāo)簽: 141

Efinity FIFO IP仿真問題 -v1

Efinity FIFO IP仿真問題 -v1

Efinity目前不支持聯(lián)合仿真,只能通過調(diào)用源文件仿真。 我們生成一個(gè)fifo IP命名為fifo_sim 在Deliverables中保留Testbench的選項(xiàng)。 在IP的生成目錄下會(huì)有以下幾個(gè)文件? 我們來看下modelsim.do文件,里面...

2024-10-21 標(biāo)簽:仿真fifofifoIP仿真 754

基于PolarFire MPFS095T片上系統(tǒng)(SoC)FPGA

基于PolarFire MPFS095T片上系統(tǒng)(SoC)FPGA

? 技術(shù)日新月異,我們每天都走在創(chuàng)新的路上,獲取前沿的領(lǐng)域知識(shí),并轉(zhuǎn)化為自己的成果,創(chuàng)造出更適合用戶的產(chǎn)品。 在這一路上,貿(mào)澤電子始終會(huì)伴你左右,并隨時(shí)提供新的采購情報(bào),希...

2024-10-17 標(biāo)簽:FPGA 324

FPGA軟件Efinity入門使用-v7

FPGA軟件Efinity入門使用-v7

? 一、 軟件預(yù)設(shè)置 二、新建工程 三、添加源文件 四、添加管腳約束 五、添加GPIO 六、 PLL設(shè)置 七、IPM添加IP 八、 添加debug 九、下載 十、仿真 十一、查看軟件版本?? 一、軟件預(yù)設(shè)置。 ? 選項(xiàng)...

2024-10-21 標(biāo)簽:FPGA 521

邏輯布線鎖定  用FPGA實(shí)現(xiàn)TDC時(shí)的邏輯鎖定和布線鎖定

邏輯布線鎖定 用FPGA實(shí)現(xiàn)TDC時(shí)的邏輯鎖定和布線鎖定

在激光雷達(dá)中,使用FPGA實(shí)現(xiàn)TDC時(shí)需要手動(dòng)約束進(jìn)位鏈的位置。這里簡(jiǎn)單記錄下。 Efinity從2022.1開始支持邏輯鎖定,從2022.2開始支持邏輯和布線鎖定。當(dāng)然鎖定布線時(shí)也要鎖定相應(yīng)的邏輯 因...

2024-10-15 標(biāo)簽:FPGA易靈思FPGATDC布線易靈思 1245

易靈思下載器驅(qū)動(dòng)安裝-v2

易靈思下載器驅(qū)動(dòng)安裝-v2

該下載器把SPI與JTAG管腳進(jìn)行了分開處理。鑒于JTAG使用較多,SPI使用較少,所以把JTAG放在插座上側(cè)。...

2024-10-16 標(biāo)簽:FPGA易靈思 750

解鎖SoC “調(diào)試”挑戰(zhàn),開啟高效原型驗(yàn)證之路

解鎖SoC “調(diào)試”挑戰(zhàn),開啟高效原型驗(yàn)證之路

引言由于芯片設(shè)計(jì)復(fù)雜度的提升、集成規(guī)模的擴(kuò)大,以及產(chǎn)品上市時(shí)間要求的縮短,使得設(shè)計(jì)驗(yàn)證變得更加困難。特別是在多FPGA環(huán)境中,設(shè)計(jì)調(diào)試和驗(yàn)證的復(fù)雜性進(jìn)一步增加,傳統(tǒng)的調(diào)試手段...

2024-10-09 標(biāo)簽:芯片集成電路socsoc芯片集成電路驗(yàn)證 428

瑞蘇盈科FPGA解決方案助力您在汽車智能領(lǐng)域的產(chǎn)業(yè)發(fā)展

瑞蘇盈科FPGA解決方案助力您在汽車智能領(lǐng)域的產(chǎn)業(yè)發(fā)展

中國(guó)智能網(wǎng)聯(lián)汽車呈現(xiàn)強(qiáng)勁發(fā)展勢(shì)頭,組合輔助駕駛系統(tǒng)的乘用車新車搭載率提高到20%左右,其中新能源汽車新車搭載率超過30%;車載基礎(chǔ)計(jì)算平臺(tái)實(shí)現(xiàn)裝車應(yīng)用,人工智能算力達(dá)到國(guó)際先進(jìn)水...

2024-09-25 標(biāo)簽:FPGA汽車FPGA汽車瑞蘇盈科 423

新思科技發(fā)布全球領(lǐng)先的40G UCIe IP,助力多芯片系統(tǒng)設(shè)計(jì)全面提速

新思科技40G UCIe IP 全面解決方案為高性能人工智能數(shù)據(jù)中心芯片中的芯片到芯片連接提供全球領(lǐng)先的帶寬 摘要: 業(yè)界首個(gè)完整的 40G UCIe IP 全面解決方案,包括控制器、物理層和驗(yàn)證 IP,可實(shí)現(xiàn)...

2024-09-10 標(biāo)簽:新思科技 361

萊迪思分析不斷變化的網(wǎng)絡(luò)安全形勢(shì)下FPGA何去何從

萊迪思安全專家與Secure-IC的合作伙伴一起討論了不斷變化的網(wǎng)絡(luò)安全環(huán)境以及現(xiàn)場(chǎng)可編程門陣列(FPGA)技術(shù)在構(gòu)建網(wǎng)絡(luò)彈性中的作用。...

2024-08-30 標(biāo)簽:FPGA萊迪思FPGALattice網(wǎng)絡(luò)安全萊迪思 749

ALINX FPGA+GPU異架構(gòu)視頻圖像處理開發(fā)平臺(tái)介紹

Alinx 最新發(fā)布的新品 Z19-M 是一款創(chuàng)新的 FPGA+GPU 異構(gòu)架構(gòu)視頻圖像處理開發(fā)平臺(tái),它結(jié)合了 AMD Zynq UltraScale+ MPSoC(FPGA)與 NVIDIA Jetson Orin NX(GPU)的強(qiáng)大功能,能夠應(yīng)用于對(duì)圖像精準(zhǔn)度和實(shí)時(shí)性...

2024-08-29 標(biāo)簽:FPGA機(jī)器人FPGAgpu工業(yè)檢測(cè)機(jī)器人 860

數(shù)字芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)分享(第三部分):將ASIC IP核移植到FPGA上——如何確保性能與時(shí)序以完成充滿挑戰(zhàn)的

數(shù)字芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)分享(第三部分):將ASIC IP核移植到FPGA上——如何確保

本篇文章是SmartDV數(shù)字芯片設(shè)計(jì)經(jīng)驗(yàn)分享系列文章的第三篇,將繼續(xù)分享第五、第六主題,包括確保在FPGA上實(shí)現(xiàn)所需的性能和時(shí)鐘兩個(gè)方面的考量因素。...

2024-08-26 標(biāo)簽:FPGAasic時(shí)序asicFPGAIP核數(shù)字芯片時(shí)序 1638

德思特分享 突破FPGA限制:德思特TS-M4i系列數(shù)字化儀利用GPU加速實(shí)現(xiàn)高效塊平均處理

德思特分享 突破FPGA限制:德思特TS-M4i系列數(shù)字化儀利用GPU加速實(shí)現(xiàn)高效塊平均

本白皮書將展示如何使用德思特TS-M4i系列數(shù)字化儀的高速PCIe流模式來在軟件中實(shí)現(xiàn)塊平均處理,從而突破FPGA的限制。我們用了TS-M4i.2230(1通道,5 GS/s,8位垂直分辨率,1.5 GHz帶寬)作為例子,...

2024-08-20 標(biāo)簽:FPGAgpuPCIeFPGAgpuPCIe數(shù)字化儀 1099

瑞蘇盈科打造基于工業(yè)標(biāo)準(zhǔn)SOM的人工智能

瑞蘇盈科打造基于工業(yè)標(biāo)準(zhǔn)SOM的人工智能

FPGA技術(shù)能夠以低功耗和低延遲實(shí)現(xiàn)復(fù)雜的神經(jīng)網(wǎng)絡(luò),同時(shí)還能連接大量外設(shè)并提供對(duì)工業(yè)應(yīng)用非常重要的高穩(wěn)定性,因此正在成為嵌入式人工智能應(yīng)用領(lǐng)域的主要參與者??蛻籼魬?zhàn)在這種情況...

2024-08-10 標(biāo)簽:FPGA控制器人工智能瑞蘇盈科 728

LVDS的GCLK接收方案

LVDS的GCLK接收方案

在易靈思的器件上接收LVDS一般采用PLL接收,通過PLL產(chǎn)生兩個(gè)時(shí)鐘,一個(gè)是fast_clk,一個(gè)是slow_clk,分別用于處理串行數(shù)據(jù)和并行數(shù)據(jù)。 但是如果LVDS的速率比較低時(shí),另外想通過去掉PLL來節(jié)省功...

2024-08-12 標(biāo)簽:lvds易靈思 1176

FPGA的內(nèi)部架構(gòu)和設(shè)計(jì)流程

FPGA的內(nèi)部架構(gòu)和設(shè)計(jì)流程

之前大多數(shù)軟件都是與它們各自的硬件一起發(fā)布,沒有辦法對(duì)其進(jìn)行更改。但隨著技術(shù)的成熟,制造商找到了在現(xiàn)有硬件上更新軟件以增加附加功能的方法。...

2024-08-06 標(biāo)簽:FPGA集成電路計(jì)算機(jī) 940

programmer下載常見問題總結(jié)-v4

programmer下載常見問題總結(jié)-v4

連接下載器之后什么也讀不出來?一般為驅(qū)動(dòng)沒有安裝,在device manger里面查看是否有l(wèi)ibusbK...

2024-08-06 標(biāo)簽:FPGAFPGAprogrammer 1568

P4 Suite for FPGA面市 P4 Suite for FPGA主要功能解析

? ? ? ? ? 基本簡(jiǎn)介 P4 Suite for FPGA是一款 綜合性工具套件, 可在數(shù)字網(wǎng)絡(luò)的不同領(lǐng)域提供廣泛功能,該套件能夠以高達(dá)200 Gbps甚至更高的數(shù)據(jù)傳輸速率支持FPGA。這一發(fā)展為虛擬蜂窩基站路由器...

2024-07-25 標(biāo)簽:FPGA 839

嵌入式系統(tǒng)中常用的五種微處理器類型

本文介紹了嵌入式系統(tǒng)中常用的五種微處理器類型:微處理器單元(MPU)、微控制器(MCU)、數(shù)字信號(hào)處理器(DSP)、現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)和單片機(jī)(SBC)。文章詳細(xì)闡述了每種處理...

2024-07-25 標(biāo)簽:微控制器微處理器嵌入式系統(tǒng)微處理器微控制器 1459

在多FPGA集群上實(shí)現(xiàn)高級(jí)并行編程

今天我們看的這篇論文介紹了在多FPGA集群上實(shí)現(xiàn)高級(jí)并行編程的研究,其主要目標(biāo)是為非FPGA專家提供一個(gè)成熟且易于使用的環(huán)境,以便在多個(gè)并行運(yùn)行的設(shè)備上擴(kuò)展高性能計(jì)算(HPC)應(yīng)用。...

2024-07-24 標(biāo)簽:FPGAgpuFPGAgpuHPC編程 1007

FPGA和ASIC有什么不同之處

FPGA和ASIC有什么不同之處

FPGA是“可重構(gòu)邏輯”器件。先制造的芯片,再次設(shè)計(jì)時(shí)“重新配置”。...

2024-07-24 標(biāo)簽:FPGA芯片asic 886

分享幾個(gè)用FPGA實(shí)現(xiàn)的小型神經(jīng)網(wǎng)絡(luò)

分享幾個(gè)用FPGA實(shí)現(xiàn)的小型神經(jīng)網(wǎng)絡(luò)

今天我們分享幾個(gè)用FPGA實(shí)現(xiàn)的小型神經(jīng)網(wǎng)絡(luò),側(cè)重應(yīng)用。...

2024-07-24 標(biāo)簽:FPGA神經(jīng)網(wǎng)絡(luò)開發(fā)板cnnFPGA開發(fā)板神經(jīng)網(wǎng)絡(luò) 1020

FPGA如何估算分析功耗

FPGA如何估算分析功耗

FPGA的功耗由4部分組成:上電功耗、配置功耗、靜態(tài)功耗和動(dòng)態(tài)功耗。一般的FPGA都具有這4種功耗,但是Actel Flash FPGA由于掉電數(shù)據(jù)不丟失,無需配置芯片,所以上電后不需要一個(gè)很大的啟動(dòng)電流...

2024-07-18 標(biāo)簽:FPGA晶體管FPGAsram晶體管靜態(tài)功耗 1725

FPGA技術(shù)的主要應(yīng)用

FPGA(Field-Programmable Gate Array)技術(shù),即現(xiàn)場(chǎng)可編程門陣列,是一種可編程邏輯設(shè)備,它允許設(shè)計(jì)人員根據(jù)具體需求進(jìn)行靈活的硬件配置和功能實(shí)現(xiàn)。由于其高度的可重構(gòu)性和靈活性,F(xiàn)PGA在多個(gè)...

2024-07-17 標(biāo)簽:dspFPGA物聯(lián)網(wǎng) 1982

編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題